最新课程
实战课程
为什么选择移知
学ARM、Synopsys、Cadence、Intel等世界知名企业专家的课程
学习来自知名企业技术专家的课程,走在世界前列,掌握IC设计、人工智能开发等前沿技术,成为知名企业需要的关键性人才。
名师辅导,获得理想工作
毕业后,你将获得满满的技能,能够快速上手项目,并得到知名专家的求职辅导,通过快速通道加入团队!移知能够内推您到各个知名企业面试.
在实战中成长
获得全方位的教师指导
亲手挑战世界名企设计的实战项目!领域专家将逐行审阅你的代码,提供专业、细致的反馈。你还将加入学习群,和志同道合的伙伴一起,在全方位辅导和监督下高效成长。
有问必答
相关问题
在ahb协议里面有这么一段话,里面的tristate drivers是什么意思?non-tristate implementation是什么意思?能举个例子吗?
如下图所示: ![](https://image.eeeknow.com/questions/6289070977452081152/img-6429332572311912449.png) 在这个bus系统中,那个bus matrix就只使用了一个HDATA,没有分开的wdata和rdata,HDATA是同时接在HWDATA和HRDATA上的,这时候HDATA可以理解为是双向bus信号了,因此你需要用三态控制HDATA的方向了。用三态的好处就是减少数据信号之间的传递,之前FPGA里面可能会用到,因为FPGA资源比较紧张。
共1个回答
相关问题
为什么做dft的时候,要把 clock gate bypass掉?
简单的说,因为对于DFT来说,芯片里面的寄存器都要做到测试可控性,也就是说里面的寄存器的测试clock和reset都要从外部引入,这样就能可控,如果使用clock gate的话,测试的时候,就没法对clock gate后面的寄存器可控了。 Scan Chain属于DFT范畴。
共1个回答
相关问题
apb读写时序和协议不能对应起来
1.我是小白,啥都不懂,稍微说一下我的理解。我记得视频里说过,读出数据是要立即生效的,所以和PCLK没有关系,而且你看下图的代码,敏感列表里面是电平,所以立即生效![读数据代码](https://image.eeeknow.com/questions/6422643813323374592/img-6424973729758969856.png "读数据代码") 2.至于你说的关于penable的问题,我也很疑惑,总觉得和视频里说的不一样,希望老师看到能回答一下。
共1个回答
相关问题
什么是 Speculation access?CPU又是在什么情况下会发起Speculation access?
现在的处理器一般会预测load/store会执行,提前对memory访问的数据拿到,这样可以减小load/store的latency。但是有时候会预测错,时间可能没有用到,但是却已经对memory进行了读取访问,对于normal memory来说是没有影响的,而对于device memory来说就不一样了,因为对于device memory来说,会对系统产生副作用,会对系统有影响。 举个简单的例子,如果是fifo类型的memory空间,从一个地址空间读取走一个数据,slave就会马上重新更新这个地址空间的数据,如果再去读的话,就会读出另外一个值来,那么前面的那个值因为是speculative的访问,所以那个值就有可能被cpu丢掉了(假如预测错的话)
浏览 35
推荐 1 共1个回答
相关问题2
即使关闭中文输入法,空格,".", "/", "&" 等符号都无法输入到teminal
别的字符能输入么?你的键盘布局是选的啥?小键盘关闭了么?操作系统和浏览器都是什么的?
浏览9
推荐 0 共1个回答
相关问题
能否请老师整体介绍下SV 仿真环境搭建的注意事项和仿真工具中参数如何设置?
三家的仿真工具都有自己的特定参数设置,根据需要选择自己需要的来做。一般会分编译选项和仿真选项,各家也都不一样,常见的有语言支持选项,64bit编译仿真选项,库编译选项等等。 对于SV仿真环境搭建注意事项,这个要从DUT的功能,仿真验证策略着手,如果只是单纯用SV做环境,不外乎是激励怎么给,输出怎么获取,比对怎么做这些大的方面。
浏览22
推荐 0 共1个回答
相关问题
RDL和bump是一回事吗?
BUMP 是连接die和substrate基板(封装基板)的一个球,称为BUMP,可以是铜柱或Solder ball. ![](https://image.eeeknow.com/questions/6291043751288635393/img-6416659567328886784.png) RDL 是IO PAD 和bump之间的连接导线,通常在AP层,宽度2um -32um之间,要比MATEL层的线宽很多。
共1个回答
相关问题
PLACE后报了一千多个MAX CAP/MAX TRANS,OPT优化也没什么效果,通常是什么原因导致的?求解决办法?
原因很多了: 1. 比如没设置 fixfanoutload 2. 比如 floorplan 不合适 3. 比如 local density 太高 4. 比如工具的 bug 解决只能debug原因再解决了,不行的话就脚本修吧
共1个回答