• 第一章 您需要先了解
• 1 - 1 讲师介绍 进入课程
• 1 - 2 为什么要学习AMBA？ 进入课程
• 1 - 3 应用场景举例 进入课程
• 1 - 4 您将挑战 进入课程
• 1 - 5 强大的实战环境 进入课程
• 1 - 6 重要提示 进入课程
• 1 - 7 服务器使用和环境 进入课程
• 1 - 8 片上总线和AMBA的发展 进入课程
• 1 - 9 AMBA基础概念 进入课程
• 1 - 10 AMBA和Arm处理器 进入课程
• 1 - 11 Memory Model 和Memory Type 进入课程
• 1 - 12 Memory Type和AMBA Bus 进入课程
• 1 - 13 Memory类型和系统性能 进入课程
• 1 - 14 Secure & Non-Secure 进入课程
• 1 - 15 了解Cache 进入课程
• 1 - 16 Cache和AMBA 进入课程
• 1 - 17 为什么需要Atomic访问？ 进入课程

• 第二章 APB协议和实现
• 2 - 1 APB使用场景 进入课程
• 2 - 2 APB2的信号及读写时序 进入课程
• 2 - 3 penable信号是否有必要？ 进入课程
• 2 - 4 APB2为什么要定义2个clock cycles？ 进入课程
• 2 - 5 APB3读写时序 进入课程
• 2 - 6 APB3和APB2的兼容性 进入课程
• 2 - 7 为什么需要APB4？ 进入课程
• 2 - 8 APB4和APB3的兼容性 进入课程
• 2 - 9 测试：APB2，APB3，APB4 进入课程
• 2 - 10 APB设计要点和规则 进入课程
• 2 - 11 APB slave设计spec 进入课程
• 2 - 12 APB slave设计代码 进入课程
• 2 - 13 上机：设计一个APB Slave 进入课程
• 2 - 14 APB模块的低功耗设计 进入课程
• 2 - 15 上机：为您的APB slave设计低功耗 进入课程
• 2 - 16 Assertion检查 进入课程
• 2 - 17 上机：学会编写Assertion 进入课程
• 2 - 18 APB MUX设计 进入课程
• 2 - 19 APB协议Checker 进入课程

• 第三章 AHB协议讲解
• 3 - 1 AHB发展历史 进入课程
• 3 - 2 AHB-lite Bus结构 进入课程
• 3 - 3 AHB-lite基本传输 进入课程
• 3 - 4 测试题 进入课程
• 3 - 5 AHB-lite控制信号 进入课程
• 3 - 6 Single or Burst? 进入课程
• 3 - 7 AHB Slave响应 进入课程
• 3 - 8 其他控制信号 进入课程
• 3 - 9 AHB和Arm处理器 进入课程
• 3 - 10 测试题 进入课程

• 第四章 AHB Slave之AHB2APB设计
• 4 - 1 AHB设计要点和规则 进入课程
• 4 - 2 AHB2APB同步桥设计-前言 进入课程
• 4 - 3 AHB2APB时序 进入课程
• 4 - 4 AHB2APB同步桥设计spec 进入课程
• 4 - 5 AHB2APB同步桥代码讲解 进入课程
• 4 - 6 上机：完成AHB2APB bridge的设计 进入课程

• 第五章 AHB Slave之AHB2SRAM设计
• 5 - 1 AHB2SRAM设计 进入课程

• 第六章 AHB Bus Matrix
• 6 - 1 常用AHB Bus结构 进入课程
• 6 - 2 CMSDK Bus Matrix 进入课程
• 6 - 3 上机：Bus Matrix的实现 进入课程

• 第七章 其他AHB问题
• 7 - 1 AHB的局限性 进入课程
• 7 - 2 搭建AHB Bus系统 进入课程
• 7 - 3 AHB Bus性能分析 进入课程
• 7 - 4 AHB协议检查 进入课程

• 第八章 AXI协议讲解
• 8 - 1 AXI课程介绍 进入课程
• 8 - 2 AXI Features 进入课程
• 8 - 3 AXI协议的应用场景 进入课程
• 8 - 4 握手规则 进入课程
• 8 - 5 AXI Transactions 进入课程
• 8 - 6 Channel 信号 进入课程
• 8 - 7 Channel之间的依赖 进入课程
• 8 - 8 Burst控制 进入课程
• 8 - 9 AXI访问保护 进入课程
• 8 - 10 AXI Cache支持 进入课程
• 8 - 11 AXI的响应 进入课程
• 8 - 12 Write Strobe 进入课程
• 8 - 13 Atomic 信号 进入课程
• 8 - 14 AXI4 QoS & Regions 进入课程
• 8 - 15 AXI集成考虑 进入课程
• 8 - 16 Atomic访问机制 进入课程
• 8 - 17 Single Transacton 进入课程
• 8 - 18 Transfer ID 进入课程
• 8 - 19 AXI Write Ordering 进入课程
• 8 - 20 AXI Read Ordering 进入课程
• 8 - 21 AXI Write Read Ordering 进入课程
• 8 - 22 Unalignment 进入课程
• 8 - 23 Endianness 进入课程
• 8 - 24 Interface Attribute 进入课程
• 8 - 25 AXI Memory Mapping 进入课程
• 8 - 26 AXI Bridging 进入课程
• 8 - 27 AXI ID Use 进入课程
• 8 - 28 AXI 死锁问题 进入课程
• 8 - 29 AXI4-lite和AXI4 进入课程
• 8 - 30 AXI-Stream 进入课程
• 8 - 31 测试题 进入课程

• 第九章 AXI设计的关键问题
• 9 - 1 AXI设计要点和规则 进入课程
• 9 - 2 设计AXI接口IP的考虑 进入课程
• 9 - 3 Interconnect拓扑结构 进入课程
• 9 - 4 如何仲裁？ 进入课程
• 9 - 5 时序如何收敛？ 进入课程
• 9 - 6 如何评估性能？ 进入课程
• 9 - 7 Outstanding 对性能的影响 进入课程
• 9 - 8 Outstanding个数 进入课程
• 9 - 9 Out of Order对性能的影响 进入课程
• 9 - 10 Interleave对性能的影响 进入课程
• 9 - 11 提高Bus性能的其他方法 进入课程
• 9 - 12 Bus和DDR的优化 进入课程
• 9 - 13 AXI-to-Memory 设计介绍 进入课程
• 9 - 14 模块设计的三个考虑点 进入课程
• 9 - 15 上机：AXI的性能评估 进入课程

• 第十章 AXI Slave之AXI2SRAM设计
• 10 - 1 AXI2SRAM设计介绍 进入课程
• 10 - 2 AXI2SRAM上机实战 进入课程

• 第十一章 搭建基于AXI的Bus系统
• 11 - 1 AXI Bus互联结构 进入课程
• 11 - 2 搭建AXI的Bus系统 进入课程
• 11 - 3 用Vivado搭建AXI系统 进入课程

• 第十二章 AMBA VIP验证
• 12 - 1 玩转AMBA VIP 进入课程

• 第十三章 参考答案
• 13 - 1 参考：APB Mux设计 进入课程
• 13 - 2 参考：AXI2SRAM设计 进入课程

• 第十四章 课程答疑
• 14 - 1 直播答疑一 进入课程
• 14 - 2 直播答疑二 进入课程
• 14 - 3 直播答疑三 进入课程