第2期 2021年08月16日 开课
报名后7天可退款
支持学费分期
可开发票
8499
原价
¥8999
课程大纲
第 一 阶段:芯片设计基础知识
学会芯片设计,需要了解芯片电路的相关基础知识;此章节主要讲解数字电路的基本知识,以及数字芯片的设计流程;掌握数字芯片设计的基本元素和要素,比如时钟的特性,CMOS电路等;了解芯片设计流程中的各个环节,及相关基础知识。
第1周 芯片设计基础知识
1.CMOS电路基础
2.关于时钟
3.存储电路
4.芯片设计流程
第 二 阶段:Linux系统以及VIM使用
Linux是IC开发的操作系统;VIM是IC开发必备的文本编辑工具。对于习惯Windows操作系统的学员,首先要学会使用Linux和VIM;此章节让大家初步认识Linux操作系统,并掌握常见的Linux命令和使用技巧,学会使用常见的VIM操作。
第2周 Linux系统以及VIM使用
1.Unix环境与Shell编程
2.高效使用VIM
3.TCL编程基础
4.Linux使用技巧
第 三 阶段:Verilog硬件语言及EDA工具的使用
Verilog是硬件描述语言,主要用来描述数字逻辑电路,是数字芯片设计流程的基础。在使用verilog语言的过程中,要学会常见EDA工具,比如Synopsys的vcs,Cadence的ncverilog,以及Synopsys的Verdi。此章节旨在让大家掌握Verilog语言的语法,以及几大EDA工具的使用,并学会Verilog编程、仿真和调试。
第3周 Verilog硬件语言及EDA工具的使用
1.Verilog概述
2.Verilog基本语法
3.Linux使用及Verilog语法指导
第4周 Verilog硬件语言及EDA工具的使用
1.过程赋值语句
2.分支循环
3.任务与函数
4.系统函数
5.编译器指令及例子
6.Verdi使用
7.vcs以及ncsim使用
8.makefile使用
9.IES使用
10.EDA工具使用及Verilog指导
第 四 阶段:常见电路的RTL实现
学完Verilog语言之后,更重要的是要实现电路的RTL代码,学会培养自己的硬件思维方式,掌握RTL的实现技巧。本章中列举的常见电路,是数字前端设计工作中会经常用到的,掌握其RTL的设计是非常有必要的。
第5周 常见电路的RTL实现
1.为什么RTL?
2.代码和电路
3.RTL编码规则
4.RTL编码风格
5.硬件思维
6.门电路
7.译码器
8.寄存器
9.计数器
10.为什么需要状态机
11.Verilog三段式描述
12.有限状态机的状态编码
13.有限状态机的设计要点
14.状态机案例一:序列检测器
15.状态机案例二: 投币机
16.状态机案例三:UART通信
17.RTL代码指导及答疑
第6周 常见电路的RTL实现
1.移位寄存器
2.边沿检测
3.脉冲延展
4.同步FIFO
5.串并转换
6.仲裁器
7.算术运算
8.SRAM结构
9.什么是Memory Compiler?
10.了解Memory Compiler的使用
11.Memory的行为级描述
12.RAM的分拆
13.RTL指导及答疑
第7周 常见电路的RTL实现
1.跨时钟的问题
2.亚稳态
3.单比特信号的跨时钟域处理
4.多比特信号的跨时钟域处理
5.握手处理
6.异步FIFO
7.时钟门控
8.时钟分频
9.时钟切换
10.同步及异步复位
11.异步复位同步释放
12.时钟电路指导及答疑
第 五 阶段:AMBA总线协议及接口实现
AMBA总线协议是数字芯片的一个标准通信协议,如今在大部分SoC芯片中都有使用AMBA协议,此章节让大家掌握常用的APB和AHB总线协议,并能实现具有APB和AHB接口的模块。
第8周 AMBA总线协议及接口实现
1.APB协议
2.AHB协议
3.AMBA协议指导及答疑
4.AHB2SRAM设计
第9周 AMBA总线协议及接口实现
1.AHB组件实现及答疑
第 六 阶段:IP项目设计实战
通过前面几章的基础学习之后,再通过两个实际项目来练习:UART和DMA控制器的实现。此过程中,先实现一个简单的UART控制器,并在此基础上实现一个复杂的UART控制器,循序渐进的掌握RTL设计技巧。
第10周 IP项目设计实战
1.UART协议及控制器
2.APB UART控制器实现
第11周 IP项目设计实战
1.DMA的基本原理
2.DMA的系统构成
3.DMA的传输方式
4.DMA的工作模式
5.DMA的流控制
6.DMA的设计规格介绍
7.DMA的寄存器功能
8.DMA的总体结构
9.DMA的总线接口
10.DMA的寄存器模块
11.DMA的仲裁器
12.DMA的channel控制器
13.dmac顶层详解
14. dmac_ahb_ctrl模块详解
15.dmac_intf模块详解
16.dmac_arb模块详解
17. dma_channel模块详解
18.dmac_fifo模块详解
19.dmac_channel_ctrl模块详解
第12周 IP项目设计实战
1.DMA的验证思路
2.DMA的验证实现
3.DMA的验证实践
4.UART和DMA实现
第 七 阶段:数字逻辑综合
逻辑综合是Verilog代码转换为实际电路的重要步骤,通过此章节的学习,掌握综合的流程及步骤,了解基础的时序分析,学会使用Synopsys的综合工具DC,学会如何检查综合结果。
第13周 数字逻辑综合
1.什么是综合
2.综合步骤
3.综合界面介绍
4.综合初练
5.综合库介绍 / 库详细介绍
6.综合库设置
7.综合库实战
8.设计对象分类
9.设计对象处理
10.设计对象输入
11. 设计对象实战
12.Timing约束 / 时钟
13.输入path
14.输出path
15.Timing exception
16.更多约束
17.timing budget
18. timing约束实战
第14周 数字逻辑综合
1.综合流程及指导
2.环境约束详讲
3.Load budge
4.环境约束实战
5.design rule详讲
6.design rule实战
7.综合流程
8.check_design/check_timing
9.compile_ultra
10.check synthesis quality
11.高级综合技术
12.write data
13.综合log分析
14.综合脚本分析
15.综合实战
16.综合指导及答疑
第 八 阶段:全流程实战
项目作业
第15周 全流程实战
1.从零开始编写UART控制器
2.项目管理
3.代码规范
4.UART控制器的综合
5.UART控制器的网表仿真
常见问题
Q:
服务器使用时间为多久??
半年时间,从初次进入服务器算起,但不能超过课程的一年有效期
Q:
适合人群? ?
电子相关专业毕业生,芯片设计新人
打开微信 ,点击底部发现使用 "扫一扫" 分享该页面