Edward 4年前提问
0
5-5 ACE第四部分的一些问题
  1. 关于AXI的WLEN和WLAST,既然已知WLEN,那么为什么还需要给出WLAST信号呢?

  2. 这节课中多次提到的power domain和voltage domain,这两个是同一个概念,这个理解正确吗?

  3. 我想请问pagetable中的inner属性和outer属性分别可以有哪些设置?设置了之后分别针对用于哪些操作?(之前曾经问过,还不是很理解,还麻烦老师再解答下)

  4. 26分26秒,讲师讲到把MMU打开,D-cache关掉,也是一种disable cache,我想请问这种情况下可以保证I-cache的一致性问题吗?

  5. 61分,讲义上写到”Designed to sit alongside A15 peripheral registers“,请问这里是想表达什么意思?

  6. 75分40秒,讲义上写到”WACK and RACK signals have different properties to AXI“,请问这里是想表达什么意思?

  7. 87分20秒,讲师介绍了QOSACCEPT,QOSACCEPT是对于CCI的输入,用于表示当前slave能够接受的transaction的最小的QOS值。(1)我想请问是每一个slave都会分别给CCI一个QOSACCEPT的输入吗?(2)CCI知道这个值后有什么用,CCI向slave发出transaction时所带有的QOS值应该来源于向CCI发起传输的Master,这个理解对吗,那把QOSACCEPT输入给CCI有什么作用?希望CCI动态调整从CPU/Master那儿接受的QOS值吗?如何调整才能平衡Master发出的transaction和当前slave很忙的状态呢?(3)假如CCI向slave发起的transaction所带有的QOS值小于QOSACCEPT,那么slave应该拒绝接受这个transaction,我想请问slave如何拒绝接受这个transaction,比如不完成address valid和ready的握手,这样做这个channel就彻底停住了?或者是完成address的握手,但是暂时不返回数据,以后等slave空闲了再返回,如果是这样,那相当于QOS值小于QOSACCEPT的这些transaction暂时处于outstanding状态,那么是不是受到outstanding总量的限制?

  8. 93分29秒,讲义上写到“FCM core introduce DVM extension for addition virtual machines“,我想请问这里是想表达什么意思?

被浏览 :  397
收起
( 0 ) 评论
mushroom 4年前回复
0

A1: 首先master和slave设计必须满足ptotocol要求。 从slave的设计角度,可以用wlen和wlast做互相验证,来对进入的transaction可能出现的违反协议的问题进行验证。从interconnect的设计角度来讲,内部的transaction tracker需要在接收到wlast以后进行更新。
A2: 其实不是的。一个voltage domain可以包含多个Power domain. 反之则不行。但是从ADB的设计角度讲,都是面临一个跨domain的问题
A3: inner和outter分别对应有shareable, cacheable等属性,可以参考ARM architecture。CPU内部一般是以inner属性来判断Memory 属性。但是Outter属性决定了某些transaction是否可以Broadcast出cluster.
A4: I cache 一致性,无论是D-CACHE是否打开,都不保证的。
A5: 这里用了一些老的材料。一般CPU的外部都有一个Pin 来设置pheraperal base. 来设定中断控制器的 memory map的基地址。上面的意思是建议可以通过这种机制最终也找到CCI的寄存器的基地址。只是建议。系统设计者可以自行决定CCI 寄存器的基地址。
A6: 这里只是想说相对于AXI来讲,ACE引入了RACK和WACK。这是一个比较大的不同,且是必须注意的。
A7: 从CCI的角度讲,CCI收到的每个transaction都可以携带一个QOS值,或者使用override的机制通过Programming的机制为某一个slave interface 设定一个QOS值。 CCI内部可以设定一个thresh 的值,超过这个值拥有high priority, 低于这个thresh值得QOS具有low priority. QOSACCEPT值是downstream的slave 根据内部资源情况(queue值)输出给CCI的master interface. 当QOSACCEPT 值高于thresh值时,CCI只会发送high priority的transaction。此时downstream的slave如果仍然不能接受,可以拉低ready信号。
A8: DVM V8.2中对VIMID的位宽有增加. FCM支持该版本的DVM。也就是说支持这种VMID的扩展。

添加评论
我的答案
提交答案