Justin 4年前提问 DC
0
多级CLK MUX时钟定义问题

时钟经过多级CLK MUX,每个CLK MUX的输出点都定义时钟吗?
注:部分CLK MUX输出的时钟同时连接下一级CLK MUX的输入端和寄存器的时钟pin,部分CLK MUX输出的时钟只连接下一级CLK MUX的输入端

被浏览 :  335
收起
( 0 ) 评论