按实际来说 2年前提问 UVM
0
testbench的具体作用?

Testbench 在此项目中除了例化DUT,其他具体的作用是什么?

被浏览 :  386
收起
( 0 ) 评论
AHB2APB IP的UVM实战项目验证
UVM实战项目验证 994
老师1 2年前回复
0

Testbench是验证中verilog或systemverilog的hierarchy的顶层。仿真器就是在这个基础上开始仿真的。一般除了例化dut,也可以例化interface, assertion, 或是其他和dut平级的模块。

添加评论
我的答案
提交答案